FPGA-Modul mit Altera® Cyclone® 10 GX 10CX105-E5, 128 MByte DDR3L, 6 x 8 cm

Abbildung ähnlich

445,06 €

Bestellung möglich, Lieferzeit auf Anfrage.

Artikelnummer: TEI0006-04-ALE13A

Artikelstatus: Full production

Lagerbestand: 0

Anzahl	Stückpreis
Bis 9	445,06 €
Ab 10	400,55 €
Ab 25	400,55 €
Ab 50	356,05 €
Ab 100	333,80 €
Ab 250	333,80 €
Ab 500	298,19 €
Ab 1000	298,19 €

Produktinformationen "FPGA-Modul mit Altera® Cyclone® 10 GX 10CX105-E5, 128 MByte DDR3L, 6 x 8 cm"

Der Vorgänger dieses Artikels ist TEI0006-03-ALC13A. Alle Änderungen befinden sich in der Product Change Notification (PCN).

Das Trenz Electronic TEI0006 ist ein industriell einsetzbares Modul auf Basis von Altera® Cyclone® 10 GX. Die Altera® Cyclone® 10 GX Gerätefamilie bietet eine höhere Kern-, Transceiver- und I/O-Leistung als die Vorgängergeneration der kostengünstigen FPGAs.

Alle Bauteile decken mindestens den erweiterten Temperaturbereich von 0°C bis +85°C ab. Der Temperaturbereich, in dem das Modul genutzt werden kann, ist abhängig vom Kundendesign und gewählter Kühlung. Bitte sprechen Sie uns für spezielle Lösungen an.

Eigenschaften

Altera® Cyclone® 10 GX FPGA [10CX105YF780E5G]
- Package: FBGA-780
- Geschwindigkeitsstufe: 5 (Schnellste)
- Temperatur: -40°C bis 100°C
- Gehäusekompatibles Gerät, 10CX150 und 10CX105 als Bestückungsvariante auf Anfrage
128 MByte DDR3L SDRAM
2 x 1 Gbit QSPI Boot Flash (Total: 256 MByte)
1 x Gigabit Ethernet
10-Kanal Taktgenerator für beliebige/einstellbare Frequenzen und Jitter
Altera® MAX 10 als System Controller (CPLD)
2 KBit EEPROM-Speicher
4 x User-LEDs
I/O-Schnittstellen: 226/94/46 (IO's/DIFF. Paare/LVDS-Paare)
12 x 12,5 Gbps Transceiver
Board-to-Board (B2B) Verbindung: Aufsteckmodul mit 3 x 160-poligen Samtec Razor Beam (ST5) Steckverbindern
5 V Stromversorgung
Größe: 6 x 8 cm

Andere Bestückungsvarianten zur Kosten- oder Leistungsoptimierung sowie Preise bei Großaufträgen sind auf Anfrage erhältlich.

Entwicklungssupport

Für dieses Modul ist ein Trägerboard verfügbar.

Aktuelle Dokumentationen, Design Support-Dateien und Referenzdesigns mit Quelldateien stehen kostenlos zum Download zur Verfügung.

Lieferumfang

1 x TEI0006-04-ALE13A Trenz Electronic FPGA-Modul mit Altera® Cyclone® 10GX

Zusätzliche Informationen

Artikelnummer des Herstellers: TEI0006-04-ALE13A
Trenz Electronic TEI0006 Wiki
Support Forum

Alle von Trenz Electronic produzierten Module
werden in Deutschland entwickelt und gefertigt.

Die Darstellung des Produktes stellt kein rechtlich bindendes Angebot, sondern ein Symbolbild zur Veranschaulichung des Angebots dar.

Eigenschaften "FPGA-Modul mit Altera® Cyclone® 10 GX 10CX105-E5, 128 MByte DDR3L, 6 x 8 cm"

Eigenschaften

FPGA Hersteller:	Altera
FPGA-/SoC-Architektur:	Cyclone 10
FPGA-/SoC-Familie:	Cyclone 10 GX
FPGA-/SoC-Typ:	FPGA
Formfaktor:	6 × 8 cm
Kompatibel für:	TEIB0006

Angaben gemäß Hersteller. Irrtum und Änderung vorbehalten.

Downloads

File	File-Extension	Description
Bit-File	*.bit	FPGA Configuration File
Diverse Reports	--	Report files in different formats

Komponente	Beschreibung
IP-Interfaces	I2C, ASIO (AXI-Stream to IO), SPI-Flash, Uart

Anwendung	Beschreibung
hello_world	Xilinx Hello World Example

Dateien	Datei-Endung	Beschreibung
MCS-File	*.mcs	Flash Konfigurationsdatei mit Boot-Image (MicroBlaze oder nur FPGA-Teil)
Bit-File	*.bit	FPGA Konfigurationsdatei
Software-Application-File	*.elf	Software Anwendung für Zynq or MicroBlaze Processor Systeme
Hardware-Platform-Specification-Files	*.hdf	Hardware Specification vom the Vivado Project für SDK/HSI
MMI-File	*.mmi	Datei mit Beschreibung der BRAM-Location für die MCS- oder BIT-File Generierung mit *.elf Inhalt (MicroBlaze)
Diverse Reports	--	Report-Dateien in verschiedenen Formaten

Komponente	Beschreibung
Xilinx-IP	I2C,SPI-Flash,UART
TE-IP	ASIO (AXI-Stream to IO)

Anwendung	Beschreibung
hello_world	Xilinx Hello World Example

Dateien	Datei-Endung	Beschreibung
MCS-File	*.mcs	Flash Konfigurationsdatei mit Boot-Image (MicroBlaze oder nur FPGA-Teil)
BIT-File	*.bit	FPGA Konfigurationsdatei
Software-Application-File	*.elf	Software Anwendung für Zynq oder MicroBlaze Processor Systeme
Hardware-Platform-Specification-Files	*.hdf	Exportierte Vivado Hardware Specification für SDK/HSI
MMI-File	*.mmi	Datei mit Beschreibung der BRAM-Location für die MCS- oder BIT-File Generierung mit *.elf Inhalt (MicroBlaze)
Diverse Reports	--	Report-Dateien in verschiedenen Formaten

Komponente	Beschreibung
Xilinx-IP	VIO
TE-IP	Startupe2,LabTools Frequency Counter

Dateien	Datei-Endung	Beschreibung
BIT-File	*.bit	FPGA Konfigurationsdatei
DebugProbes-File	*.ltx	Definition Datei für Vivado/Vivado LabTools Debugging Schnittstelle
Diverse Reports	---	Report-Dateien in verschiedenen Formaten
LabTools Project-File	*.lpr	Vivado Labtools Projekt Datei

Komponente	Beschreibung
Xilinx-IP	VIO (Virtual Input/Output)
TE-IP	Labtools Frequency Counter, Startupe2 Primitive Wrapper

Dateien	Datei-Endung	Beschreibung
BIT-File	*.bit	FPGA Konfigurationsdatei
DebugProbes-File	*.ltx	Definition Datei für Vivado/Vivado LabTools Debugging Schnittstelle
Diverse Reports	---	Report-Dateien in verschiedenen Formaten
LabTools Project-File	*.lpr	Vivado Labtools Projekt Datei
MCS-File	*.mcs	Flash Konfigurationsdatei mit Boot-Image (MicroBlaze oder nur FPGA-Teil)

Komponente	Beschreibung
Interface IPs	DDR3, GPIO, Uart0, QSPI und Ethernet

Anwendung	Beschreibung
hello_world	Xilinx Hello World Example (.elf file only)

Dateien	Datei-Endung	Beschreibung
MCS-File	*.mcs	Flash Konfigurationsdatei mit Boot-Image (MicroBlaze oder nur FPGA-Teil)
Bit-File	*.bit	FPGA Konfigurationsdatei
Software-Application-File	*.elf	Software Anwendung für Zynq or MicroBlaze Processor Systeme
Hardware-Platform-Specification-Files	*.hdf	Hardware Specification vom the Vivado Project für SDK/HSI
MMI-File	*.mmi	Datei mit Beschreibung der BRAM-Location für die MCS- or BIT-File Generierung mit *.elf Inhalt (MicroBlaze)
Diverse Reports	--	Report-Dateien in verschiedenen Formaten

Komponente	Beschreibung
Xilinx-IP	MicroBlaze, MB-Debug, Uartlite, MIG7 for DDR3, QSPI, Timer, Ethernet Lite
TE-IP	ASIO GPIO (AXI-Stream to GPIO)

Anwendung	Beschreibung
Hello World	Xilinx Hello world ( generate elf file only)

Dateien	Datei-Endung	Beschreibung
MCS-File	*.mcs	Flash Konfigurationsdatei mit Boot-Image (MicroBlaze oder nur FPGA-Teil)
BIT-File	*.bit	FPGA Konfigurationsdatei
Software-Application-File	*.elf	Software Anwendung für Zynq oder MicroBlaze Processor Systeme
Hardware-Platform-Specification-Files	*.hdf	Exportierte Vivado Hardware Specification für SDK/HSI
MMI-File	*.mmi	Datei mit Beschreibung der BRAM-Location für die MCS- oder BIT-File Generierung mit *.elf Inhalt (MicroBlaze)
Diverse Reports	--	Report-Dateien in verschiedenen Formaten

Komponente	Beschreibung
Xilinx-IP	VIO,ILA
TE-IP	unio_mac

Dateien	Datei-Endung	Beschreibung
BIT-File	*.bit	FPGA Konfigurationsdatei
DebugProbes-File	*.ltx	Definition Datei für Vivado/Vivado LabTools Debugging Schnittstelle
Diverse Reports	---	Report-Dateien in verschiedenen Formaten
LabTools Project-File	*.lpr	Vivado Labtools Projekt Datei

Komponente	Beschreibung
Interface IPs	QSPI, Uart, ASIO (Axi-Stream to IO)

Anwendung	Beschreibung
hello_world	Xilinx Hello World Example

Dateien	Datei-Endung	Beschreibung
MCS-File	*.mcs	Flash Konfigurationsdatei mit Boot-Image (MicroBlaze oder nur FPGA-Teil)
Bit-File	*.bit	FPGA Konfigurationsdatei
Software-Application-File	*.elf	Software Anwendung für Zynq or MicroBlaze Processor Systeme
Hardware-Platform-Specification-Files	*.hdf	Hardware Specification vom the Vivado Project für SDK/HSI
MMI-File	*.mmi	Datei mit Beschreibung der BRAM-Location für die MCS- or BIT-File Generierung mit *.elf Inhalt (MicroBlaze)
Diverse Reports	--	Report-Dateien in verschiedenen Formaten

Komponente	Beschreibung
Xilinx-IP	ILA, VIO, CLK-Wizard
TE-IP	F32C, Vector_LED, UART_MON

Dateien	Datei-Endung	Beschreibung
BIT-File	*.bit	FPGA Konfigurationsdatei
DebugProbes-File	*.ltx	Definition Datei für Vivado/Vivado LabTools Debugging Schnittstelle
Diverse Reports	---	Report-Dateien in verschiedenen Formaten
LabTools Project-File	*.lpr	Vivado Labtools Projekt Datei
MCS-File	*.mcs	Flash Konfigurationsdatei mit Boot-Image (MicroBlaze oder nur FPGA-Teil)

Komponente	Beschreibung
IP-Interfaces	DDR3, QSPI, Uart, I2C, Ethernet, ASIO (AXI-Stream to IO)

Anwendung	Beschreibung
hello_world	Xilinx Hello World Example (.elf only)

Dateien	Datei-Endung	Beschreibung
MCS-File	*.mcs	Flash Konfigurationsdatei mit Boot-Image (MicroBlaze oder nur FPGA-Teil)
Bit-File	*.bit	FPGA Konfigurationsdatei
Software-Application-File	*.elf	Software Anwendung für Zynq or MicroBlaze Processor Systeme
Hardware-Platform-Specification-Files	*.hdf	Hardware Specification vom the Vivado Project für SDK/HSI
MMI-File	*.mmi	Datei mit Beschreibung der BRAM-Location für die MCS- oder BIT-File Generierung mit *.elf Inhalt (MicroBlaze)
Diverse Reports	--	Report-Dateien in verschiedenen Formaten

Komponente	Beschreibung
Xilinx-IP	AXI Timer, AXI Interrupt Controller,MIG, AXI QSPI, AXI Uart Lite, AXI I2C, AXI Ethernet Lite, VIO
TE-IP	ASIO (AXI-Stream to IO), labtools_fmeter

Anwendung	Beschreibung
hello_world	Xilinx Hello World Example (.elf only)
te_spi_bootloader	SPI Bootloader (.elf only)

Dateien	Datei-Endung	Beschreibung
MCS-File	*.mcs	Flash Konfigurationsdatei mit Boot-Image (MicroBlaze oder nur FPGA-Teil)
BIT-File	*.bit	FPGA Konfigurationsdatei
Software-Application-File	*.elf	Software Anwendung für Zynq oder MicroBlaze Processor Systeme
Hardware-Platform-Specification-Files	*.hdf	Exportierte Vivado Hardware Specification für SDK/HSI
MMI-File	*.mmi	Datei mit Beschreibung der BRAM-Location für die MCS- oder BIT-File Generierung mit *.elf Inhalt (MicroBlaze)
Diverse Reports	--	Report-Dateien in verschiedenen Formaten

Komponente	Beschreibung
Xilinx-IP	AXI Timer, AXI Interrupt Controller,MIG, AXI QSPI, AXI Uart Lite, AXI I2C, AXI Ethernet Lite

Anwendung	Beschreibung
hello_world	Xilinx Hello World Example (.elf only)
memory_tests	Xilinx Memory Example (.elf only)

Dateien	Datei-Endung	Beschreibung
BIT-File	*.bit	FPGA Konfigurationsdatei
Diverse Reports	---	Report-Dateien in verschiedenen Formaten
Hardware-Platform-Specification-Files	*.hdf	Exportierte Vivado Hardware Specification für SDK/HSI
LabTools Project-File	*.lpr	Vivado Labtools Projekt Datei
MCS-File	*.mcs	Flash Konfigurationsdatei mit Boot-Image (MicroBlaze oder nur FPGA-Teil)
MMI-File	*.mmi	Datei mit Beschreibung der BRAM-Location für die MCS- oder BIT-File Generierung mit *.elf Inhalt (MicroBlaze)
Software-Application-File	*.elf	Software Anwendung für Zynq oder MicroBlaze Processor Systeme

Komponente	Beschreibung
Zynq Processor	aktivierte MIO-Interfaces: DDR3, QSPI, GPIO,2x Uart, QSPI,2x I2C,1x SD,1x Ethernet

Anwendung	Beschreibung
zynq_fsbl	Zynq First Stage Bootloader (für HDMI modifiziert und als Library in /sw_lib/ zur Verfügung gestellt)
hello_world	Xilinx Hello World Example

Dateien	Datei-Endung	Beschreibung
Bin-File	*.bin	Flash Konfigurationsdatei mit Boot-Image für Zynq-FPGAs
Bit-File	*.bit	FPGA Konfigurationsdatei
Software-Application-File	*.elf	Software Anwendung für Zynq or MicroBlace Processor Systeme
Hardware-Platform-Specification-Files	*.hdf	Hardware Specification vom the Vivado Project für SDK/HSI
BIF-File	*.bif	Datei mit Beschreibung für die Bin-File Generierung
OS-Image	*.ub	Image mit Linux Kernel (enthält für Petalinux optional auch Devicetree und RAM-Disk)
Diverse Reports	--	Report-Dateien in verschiedenen Formaten

Digilent
OHO-Elektronik
Sundance
Trenz_Electronic - Dokumente und Design Daten für Trenz Electronic Produkte
inrevium
reference
Dateien SBSE____.ZZC
Größe 4 B / Geändert 29.09.2026 - 16:31:35

TEI0006 - 6 x 8 cm SoC module with Intel Cyclone 10

TEI0006 - Wiki with TRM, reference projects, application notes and more
- TEI0006 Getting Started - Basic information
- TEI0006 TRM - Technical Reference Manual
- TEI0006 Intel MAX 10 Firmware - Firmware Description
- TEI0006 Reference Designs - Reference Design description
- TEI0006 Product Change Notifications - PCN (see also Schematic Change History and TRM)

Links

Shop TEI0006 - contains prices, available stock, disposability, scope of delivery and more
Download area - various reference designs, schematics, hardware designs and more
Pinout/Tracelength Table - illustration of pinout, tracelength and cross reference Information of modules with different baseboards

6 x 8 Carrier

6 x 8 SoM Carriers - overview of available carrier boards for all 6 x 8 cm SoM modules

Support

For support, please go to http://forum.trenz-electronic.de/ or contact support@trenz-electronic.de

Name	Folder	Description
Source Name	<design_name><folder>	Source Beschreibung
PetaLinux Project	<design_name>/os/petalinux	PetaLinux Project mit Ethernet,USB,RTC

FPGA-Modul mit Altera® Cyclone® 10 GX 10CX105-E5, 128 MByte DDR3L, 6 x 8 cm

Produktinformationen "FPGA-Modul mit Altera® Cyclone® 10 GX 10CX105-E5, 128 MByte DDR3L, 6 x 8 cm"

Eigenschaften

Entwicklungssupport

Lieferumfang

Zusätzliche Informationen

Downloads

TEC0850 Basic Design

CR00100 Basic Beispiel

CR00100 Basic Beispiel

CR00103 Hyperram Citrobits

CR00103 Test Certus

CR00107 Basic Hello World Beispiel

TE0802 Basic Linux Beispiel

TE0802 Basic Linux Beispiel

TE0802 Basic Linux Beispiel

TE0802 Basic Linux Beispiel

Vitis AI Referenz Design

TE0950 Basic Linux Beispiel

TE0950 Basic Linux Beispiel

TEI0022 Basic Beispiel

TEI0022 Basic Beispiel

TE0717 Hello World Beispiel

TEI0001 Basic Beispiel

TEI0001 Basic Beispiel

TEI0001 Basic Beispiel

TEI0001 Basic Beispiel

TEI0001 Basic Beispiel

TEI0001 Basic Beispiel

TEI0003 LED Sequencer Beispiel

TEI0003 NIOS SDRAM Beispiel

TEI0003 Basic Beispiel

TEI0003 Basic Beispiel

TEI0003 Basic Beispiel

TEI0003 Basic Beispiel

TEI0003 Basic Beispiel

TEI0010 Basic Beispiel

TEI0010 Basic Beispiel

TEI0010 Basic Beispiel

TEI0010 Basic Beispiel

TEM0001 Test Board Example

TEI0050 Basic Beispiel

TEI0050 Basic Beispiel

TEI0050 Grundlegendes Beispiel

TEI0015 DAQ Capture Demo

TEI0015 Data Capture Demo

TEI0015 Jupyter Demo

TEI0016 DAQ Capture Demo

TEI0016 Data Capture Demo

TEI0016 Jupyter Demo

TEI0023 DAQ Capture Demo

TEI0023 Data Capture Demo

TEI0023 Jupyter Demo

TE0890 Hello World Beispiel

TE0890 Hello World Beispiel

ZynqberryZero Demo VIDEO/AUDIO Design with RPI video camera stream to monitor

Basic Linux Beispiel

ZynqberryZero Demo VIDEO/AUDIO Design with RPI video camera stream to monitor

ZynqberryZero Demo VIDEO/AUDIO Design with RPI video camera stream to monitor

TEM0005 Webserver Demo1

MicroBlaze Basis-System

TE0725 HyperRAM Beispiel

TE0725 Basic Example

TE0725 HyperRAM Beispiel

TE0725 Basic Example

TE0725 HyperRAM Beispiel

TE0725 Basic Example

TE0725 HyperRAM Beispiel

TE0725 Basic Example

TE0725 Basic Example

TE0725LP Frequenzmessung

TE0725LP Basic Example

TE0725LP Basic Example

TE0725LP Basic Example

TE0725LP Basic Example

TE0725LP Basic Example

TE0714 VIO LED Design

TE0714 Basic Barmetal Beispiel

TE0763 Hello World Beispiel

TE0710 MicroBlaze System